人们超频他们的 CPU 是很常见的。但是,同样的原理几乎可以应用于现代计算机系统的所有元素。
![图片[1]-AMD 计算机中的 FCLK/MCLK/UCLK RAM 频率是什么-oserp](https://www.oserp.net/wp-content/uploads/2024/07/20240730075417871-image.png)
如果您想充分利用您的系统,您可以(通常甚至应该)更改 BIOS 中找到的一些值。
这个原则也不仅仅与你的处理器有关。甚至像 RAM 这样的组件也可以进行超频、降频或修改以获得更好的整体性能。
但要做到这一点,您还需要了解一些较少被谈论的 RAM 组件。特别是 FCLK、MCLK 和 UCLK 频率。
什么是FCLK(无限织物时钟)频率?
FCLK 或 Infinity Fabric Clock 利用了 AMD 系统中的一个特殊组件,称为 infinity fabric。
你可以把无限结构看作是有点类似于实际结构的线程,它们将不同的计算组件连接在一起。
这个概念在计算架构中可以以多种不同的方式使用。但AMD特别使用它来处理更多的模块化设计。
例如,通过创建多个可以协同工作的核心,因为 infinity fabric 提供了更高的通信速度。但织物的时钟速度是最终的限制因素。
您可以将时钟速度想象成某种程度上类似于道路的限速。从理论上讲,你希望一切都尽可能快地运行。但是想象一下,如果每辆车都能以最高速度行驶,那么在道路上会发生什么。
![图片[2]-AMD 计算机中的 FCLK/MCLK/UCLK RAM 频率是什么-oserp](https://www.oserp.net/wp-content/uploads/2024/07/20240730075451786-image.png)
这条路很快就会变成堵塞的烂摊子,因为每辆车的最高速度都不同。在无限织物上也可以看到类似的概念。
需要调节通信频率,以便您的计算机上的一切都能顺利运行。这就是 FCLK 的用武之地。
理想情况下,FCLK 频率将设置为与更大系统中的另一个值匹配 – 内存控制器频率(MEMCLK 或 MCLK)。
在很长一段时间里,FCLK都直接与系统的子状态联系在一起。它并不像今天大多数人认为的那样真正可变或开放配置。
但FCLK最终被开放给更大规模的访问。现在,您可以从系统的BIOS中对其进行修改。至少假设主板及其驱动程序兼容。
什么是MCLK(内存控制器频率)?
MCLK(或 MEMCLK)是内存控制器的频率,大致描述了 RAM 的运行速度。它是在 RAM 芯片上运行的实际物理时钟频率。
然而,随着时间的流逝,这个术语变得比以前更加模糊。这也是为什么人们在计算 MCLK 和 FCLK 时使用 1/2 的 RAM 速度。
对于大多数操作,RAM 最初以设定的速度运行。但您可能之前已经注意到 RAM 上的 DDR 一词。
DDR 代表双倍数据速率。它和类似技术通过独立于原始 MCLK 修改性能来最大限度地提高 RAM 的数据速率。
在DDR的情况下,这意味着通过在存储芯片时钟信号的上升沿和下降沿传输数据,使数据速率加倍。
因此,DDR4-3600 的数据速率为 3600 MHz,但实际的 MCLK 将是 1800 MHz 的一半。
这就是为什么 FCLK 和 MCLK 基于系统 RAM 速度的 1/2。FCLK 通过 RAM 的未调整内存控制器频率进行。
什么是UCLK(非核心时钟频率)?
UCLK 内存控制器位于 CPU 内,负责调节 RAM 和处理器之间的数据。
它通常也设置为与 FCLK 相同的速度。延迟是 UCLK 最大的问题之一。
如果 UCLK 以与 FCLK 相同的速度运行,您通常不需要担心这一点。
但是,如果 UCLK 的运行速度明显慢于 FCLK,则可能会引入额外的延迟。
这可能会抵消高速RAM的好处。因此,确保处理器的 UCLK 能够正确匹配 FCLK 的速度非常重要。
FCLK频率应该是多少?
![图片[3]-AMD 计算机中的 FCLK/MCLK/UCLK RAM 频率是什么-oserp](https://www.oserp.net/wp-content/uploads/2024/07/20240730075553430-image.png)
所有先前的信息都提出了最重要的问题。您应该以什么频率运行 FCLK?
通常,最好将 FCLK 配置为以 RAM 时钟速度的一半运行。请记住,如果您在同一台机器中使用多种类型,这也是基于系统中最慢的 RAM。
因此,如果您使用的是运行频率为 3200 MHz 的 RAM,那么您会希望 FCLK(和 MCLK)运行频率为 1600 MHz。
同样,作为一般规则,您希望 FCLK、MCLK 和 UCLK 也以相同的频率运行,以便位于安全站点并保持整个系统在 RAM 时钟速度方面的一致同步。
因此,价值链基本上从 RAM 时钟速度除以 2 开始,然后应用于 FCLK。然后,FCLK 值也应用于 MCLK 和 UCLK(同步在一起)。
或者,换句话说,FCLK = MCLK = 1:1 = RAM 频率/2。
请注意,即使坚持 1/2 RAM 规则,您仍然有一些余地来更改这些值。
与计算机的大多数其他元素一样,RAM 通常也可以超频。FCLK 频率以及由此得出的值可能会随着超频 RAM 速度的变化而变化。
但是,经验法则是将 FCLK 和 MCLK 保留为默认值,通常是 DDR RAM 时钟速度值的 1/2。
暂无评论内容